"Введение в микропроцессор 80386" - читать интересную книгу автора 3.6 Прерывания и особые ситуации 29
3.6.1 Таблица дескрипторов 29 3.6.2 Особые случаи и регистры отладки 30 3.7 Ввод/вывод 31 АРХИТЕКТУРНАЯ СОВМЕСТИМОСТЬ 32 4.1 Совместимость с 80286 32 4.2 Режимы реального и виртуального 8086 32 АППАРАТУРНАЯ РЕАЛИЗАЦИЯ 34 5.1 Внутренняя структура 34 5.2 Внешний интерфейс 35 5.2.1 Синхросигнал 36 5.2.2 Шины данных и адреса 36 5.2.3 Определение циклов шины 36 5.2.4 Управление циклом шины 37 5.2.5 Динамическое управление разрядность шины 37 5.2.6 Статус процессора и управление 38 5.2.7 Управление сопроцессором 38 СВЕДЕНИЯ О ФУНКЦИОНИРОВАНИИ 39 6.1 Введение 39 6.2 Описание сигналов 40 6.2.1 Введение 40 6.2.2 Синхросигнал (CLK2) 40 6.2.3 Шина данных (D0-D31) 40 6.2.4 Шина адреса (BE0#-BE3#, A2-A31) 40 6.2.5 Сигналы определения типа цикла шины 42 6.2.6.1 Введение 43 6.2.6.2 Строб адреса (ADS#) 43 6.2.6.3 Сигнал подтверждения (READY#) 43 6.2.6.4 Запрос следующего адреса (NA#) 43 6.2.6.5 Указатель 16-разрядной шины (BS16#) 43 6.2.7 Сигналы арбитража шины 44 6.2.7.1 Введение 44 6.2.7.2 Запросы на захват шины (HOLD) 44 6.2.7.3 Подтверждение захвата шины (HLDA) 44 6.2.8 Сигналы интерфейса с сопроцессором 44 6.2.8.1 Введение 44 6.2.8.2 Запрос сопроцессора (PEREQ) 45 6.2.8.3 Сопроцессор занят (BUSY#) 45 6.2.8.4 Ошибка сопроцессора (ERROR#) 45 6.2.9 Сигналы прерывания 46 6.2.9.1 Введение 46 6.2.9.2 Маскируемый запрос прерывания (INTR) 46 6.2.9.3 Немаскируемый запрос прерывания (NMI) 46 6.2.9.4 Сигнал сброса (установки в исходное состояние){RESET} 46 6.2.10 Список сигналов 47 6.3 Механизм обмена по шине 49 6.3.1 Введение 49 6.3.2 Пространства памяти и ввода/вывода 50 6.3.3 Организация памяти и ввода/вывода 50 |
|
|