"Основы AS/400" - читать интересную книгу автора (Солтис Фрэнк)

Основы AS/400От автораПредисловиеВведениеНачалоРеволюция начинаетсяПроект Fort KnoxРанняя AS/400 (она же System/38)Союз AS/400-PowerPCКоманда технических разработчиковКоманда менеджеровВ последнюю минутуТвердая рукаЗачем написана книга?Замечания ко второму изданиюКак читать эту книгуГлава 1Расширенная архитектура приложенийАрхитектура компьютераС точки зрения программистаУровни абстракцииСоздание программКлассификация архитектурПроцессоро-ориентированная архитектураAPI-ориентированные архитектурыМашинная архитектура высокого уровняИ это тоже есть!Глава 2Технология PowerPCМикросхемы сжимаются на глазахАльянс PowerPCЭволюция PowerPCRISC-процессор AS/400 для коммерческих расчетовТехнология PowerPC для AS/400Архитектура PowerPCРасширения архитектуры PowerPC65-разрядный процессор?Система команд AmazonРеализации процессора AS/400Процессоры Muskie первого поколенияПроцессоры Cobra первого и второго поколенияПроцессоры третьего поколения ApacheО Процессоры четвертого и следующих поколенийО Подсистема памятиОрганизация памятиПерекрестные переключателиБудущее переключателей памятиВыводыГлава 3System Licensed Internal Code (SLIC) —сердце AS/400Разделяй и властвуйМикрокодВпереди скользкая дорогаКонцепции объектно-ориентированного программированияСреда разработки SLICЗатраты на разработку SLICТехнологии ядра в SLICИндивидуальность System/36Что-то старое, что-то новоеAdvanced 36ВыводыГлава 4Машинный интерфейс, независимый от технологииОбзор архитектуры MIНеисполняемый интерфейсКомпиляторы для AS/400Характеристики машинного интерфейсаРабота с программами MIСоздание программыУничтожение программыМатериализация и адаптируемость программыВнутри шаблона программыФорматы команд MIКод операции MIРасширение кода операцииПримеры команд MIВыводыГлава 5ОбъектыИмена объектовОбъекты OS/400 и системные объекты MIПоиск объектовБиблиотекиРазделяемые папкиИнтегрированная файловая системаДоступ к объектамАдресация на базе возможностейРазрешение системных указателейДругие типы указателейХарактеристики системных объектовПрограммные объектыВнутри системного объектаСегментированная памятьСтруктура системного объектаМногосегментные объектыСодержимое заголовковЗаголовок сегментаЗаголовок EPAПримеры объектовВыводыГлава 6Интегрированная база данныхБаза данных без имениХранилища данныхПреобразование оперативных данных в информационныеСерверы баз данныхПараллельная обработкаМногомерные базы данных (MDD)Анализ данных и инструментарий конечных пользователейУправление хранилищем данныхЭволюция реляционной базы данныхДвуликая база данныхКак функционирует база данныхФункции СУБДОписание данных и создание файловСоздание физических файлов и таблицСоздание логических файлов и проекцийСловарь данных и каталогиНезависимость данных и программЗащита данныхЦелостность и восстановление данныхЖурналСистемная защита пути доступа SMAPPУправление транзакциямиТриггерыСсылочная целостностьДисковые системы высокой доступностиДругие функции базы данныхХранимые процедурыПоддержка национальных языковПредсказывающий регулятор запросовПовышение производительности базы данныхРаспределенные базы данныхШлюзы к другим базам данныхТрансформация данных с помощью DataPropagatorСоединение при помощи OptiConnectВнутренняя реализация функций базы данныхОбъекты базы данныхОбласти данныхИндексы области данныхКурсорыДоступ пользователя к даннымЖурналы SLICУправление транзакциями в SLICМашинные индексыДвоичный поискДеревья с двоичным основаниемВнутренняя организация дерева с двоичным основаниемВыводыГлава 7Защита от несанкционированного доступаИнтегрированная защитаУровни защитыОтсутствие защиты (уровень 10)Парольная защита (уровень 20)Защита ресурсов (уровень 30)Защита ОС (уровень 40)Защита C2 (уровень 50)Профили пользователейКласс пользователяОбъекты, принадлежащие и доступныеПрава доступа к объектамПривилегированные команды и специальные праваЗаимствование прав программойГруппирование правАлгоритм поиска правДополнительная защита в сетевом миреПодключение ПК к AS/400Вирусы, черви, троянские кони и другие мерзкие твариБезопасный сервер WWWВыводыГлава 8Одноуровневая памятьСколько байтов адресуют 64 разрядаВиртуальная памятьВиртуальная память для систем разделения времениОдноуровневая виртуальная памятьПостоянная виртуальная памятьЧто такое одноуровневая памятьОдноуровневая память и производительностьУказатели и тегиАппаратная защита указателейРежим активных теговУказатели и теги на дискеВнутри указателяСказка о двух размерах адресаПереполнение адресаТрансляция адресаХарактеристики модели памятиРегистр состояния машиныОбзор трансляции адресаТрансляция адреса виртуальный—реальныйХешированиеЗапись страничной таблицыРежимы доступа к памятиЗащита страницУправление дискамиПулы вспомогательной памятиСегменты памятиДисковые экстентыВыводы:Сегменты группы доступаКаталоги вспомогательной памятиВыводыГлава 9Управление процессамиЛучшая в мире структура задачТехнологии микроядраНачинаем снизуДиспетчеризация задач в AS/400Состояния задачиОчередь диспетчеризации задачОчереди и счетчики приема-передачиМультипроцессированиеСимметричное мультипроцессированиеАсимметричное мультипроцессированиеДинамическое планирование приоритетовПроцессы в MIИсходная модель процессовМодель процессов ILEВнутри процесса ILEСтруктура процессов ILEГруппа активизации ILEИсключения, события и прерыванияИсключения и события MIУправление исключениями SLICАппаратное переключение контекстаЗадания и управление ими OS/400Концепции управления заданиямиПодсистемыСтарая и новая структуры заданияПроцессы, задачи, задания, группы активизации и потокиВыводыГлава 10Система ввода-выводаВремя переменБазовые концепции ввода-выводаПромышленные стандарты ввода-выводаШина SPDСоединения аппаратуры ввода-вывода SPDРабота шины ввода-вывода SPDОперации ввода-вывода в AS/400Объекты поддержки ввода-выводаКомпоненты ввода-выводаКак все это работаетВыводыГлава 11Версия 4Расширенная версия 4 AS/400Сетевые вычисленияРеализация стандартовБитва за рабочий столСовместные вычисленияУпрощенные клиент-серверные вычисленияПоддержка приложенийJava, Java везде и всюдуJava для AS/400Проект San Francisco (Каркасы Java)Интегрированные ПК-серверыСерверные модели AS/400eОбработка данныхКачественный рост старших моделей AS/400еRISC-процессор и перспективы его развитияКластеры и постоянная готовностьУлучшения соотношения цена-производительность в серии AS/400еУниверсальностьНовые технологии ввода-выводаВыводыГлава 12AS/400 в XXI векеБудущие технологии процессоровПроцессоры пятого поколенияПосле RISCVLIW в РочестереБудущее многопроцессорных системМасштабируемые многопроцессорные системы с общей памятьюCC-NUMA и COMAБудущее ввода-вывода AS/400Будущие технологии подсистем ввода-выводаДисковые массивыБудущие программные технологии AS/400Операционные системыГлобальные файловые системыИнтерфейсы пользователяТехнологии приложенийОбщая производительность системыПрограммы тестирования производительностиКак мы сравниваем?Выводы

Архитектура PowerPC

Архитектура PowerPC обладает всеми обычными характеристиками архитектуры RISC: команды фиксированной длины, операции регистр-регистр, простые режимы адресации и большой набор регистров. Но есть и характеристики, отличающие ее от

других.

Как уже упоминалось, архитектура PowerPC — полностью 64-разрядная с 32-разрядным подмножеством. Она допускает как 32-разрядные, так и 64-разрядные версии процессоров PowerPC, но все они должны поддерживать, как минимум, 32-разрядное подмножество. Архитектура определяет переключатель режима 32/64, которые может использоваться операционной системой, чтобы позволить 64-разрядному процессору выполнять 32-разрядные программы.

В основе набора команд лежит идея суперскалярной реализации. В суперскалярном процессоре за один такт несколько команд могут быть распределены на несколько конвейеров. Аппаратура процессора просматривает поток команд и отправляет на выполнение максимально возможное число независимых команд (обычно от двух до четырех за цикл). Эти команды могут далее выполняться параллельно и даже завершиться в порядке, отличном от первоначального. Такой дополнительный параллелизм может значительно увеличить общую производительность процессора.

Команды направляются одновременно в три независимых исполняющих блока. Общая структура PowerPC показана на рисунке 2.3: блок переходов, блок фиксированной точки и блок плавающей точки. Также показан кэш команд[ 17 ], кэш данных, память и пространство ввода-вывода, которое в данной архитектуре выглядит как часть памяти.

Рисунок 2-3 Модель архитектуры PowerPC

Для каждого исполняющего блока архитектурой определен независимый набор регистров. Любая определенная архитектурой команда может выполняться только одним типом управляющих блоков. Таким образом, у каждого блока собственный набор регистров и собственный набор команд. Эти исполняющие блоки часто называют процессорами, так как им присущи все характеристики процессора. Можно считать, что процессор PowerPC содержит три отдельных процессора s исполняющих блока. При этом каждый исполняющий блок может иметь несколько конвейеров команд. Если, например, для модели, оптимизированной для вычислительных задач, важна производительность операций с плавающей точкой, то блок плавающей точки может содержать два и более конвейеров и, таким образом, выполнять более одной команды плавающей точки одновременно. То же самое верно и для двух других блоков. В принципе, возможно создать процессоры PowerPC, способные выполнять пять и более команд одновременно.

Преимущество такой схемы не только в одновременном выполнении нескольких команд, но также и в минимальной необходимости взаимодействия и синхронизации между блоками, что достигается благодаря наличию у каждого блока отдельных ресурсов. Исполняющие блоки могут подстраиваться под изменяющийся поток команд, позволять командам обгонять друг друга и завершаться в ином порядке.

Другая характеристика архитектуры PowerPC, отличающая ее от обычного RISC-процессора s использование нескольких составных команд. Самой большой недостаток RISC по сравнению с CISC — увеличение объема кода. Для выполнения одной и той же программы RISC требуется больше команд, чем CISC. Составные команды позволяют уменьшить это разрастание кода. Некоторые из них очень просты, например, обновление регистра базы при загрузке и сохранении, что позволяет исключить дополнительную команду прибавления. Другие более сложны, например, команды множественной загрузки и сохранения, позволяющие перемещать значения нескольких регистров одной командой. Есть также команды загрузки/сохранения цепочек, которые позволяют загружать и сохранять произвольно выровненную цепочку байтов. Фанатики CISC узнают в последней паре команд не слишком хорошо замаскированные команды пересылки символов.

Ортодоксы RISC негодуют и обвиняют архитекторов PowerPC в том, что они «продались» сторонникам CISC. На самом же деле, надо просто понять, что в реальности некоторые операции, такие как пересылка невыравненных строк байтов, происходят достаточно часто и требуют определенной оптимизации. Если составная команда дает то, что нужно, даже нарушая при этом какое-то неписаное правило «чистого» RISC, то пусть так и будет. Составные команды не означают возврата к архитектуре CISC, однако их применение в RISC-процессорах лишний раз доказывает, что в мире нет ничего абсолютно белого или черного.

Интенсивное применение суперскалярных возможностей и использование составных команд составляют философию проектирования архитектуры PowerPC. Эта философия используется также и другими архитектурами, такими как Sun SuperSPARC и Motorola 88110. Есть мнение, что такая сложность затрудняет достижение процессорами высоких тактовых частот, обычно измеряемых мегагерцами (МГц). Сторонники этой точки зрения полагают, что большая производительность может быть достигнута скорее за счет высокой тактовой частоты, а не интенсивного параллелизма на уровне команд.

Что такое МГц? В последние годы стало популярным выражать производительность микросхемы процессора ЭВМ с помощью этой единицы измерения. Для простоты восприятия, ее можно соотнести с оборотами в минуту автомобильного двигателя: эта величина показывает, насколько быстро вращается двигатель автомобиля, или сколько оборотов в минуту совершает коленчатый вал. Скорость процессора можно рассматривать как число тактов, которое он может выполнить в секунду. За один такт процессор обычно может выполнить одну простую команду, так что иногда данная величина воспринимается как приблизительное число команд, выполняемое процессором в секунду. Физическая единица герц (Гц) получила свое название в честь немецкого физика и равна одному циклу в секунду. Один мегагерц (Mrii)s это миллион циклов в секунду.

Философию высокой тактовой частоты можно проиллюстрировать и примерами архитектур Digital Alpha, HP PA-RISC и MIPS R4000. Возьмем, например, PA-RISC 1.1. Этот процессор обычно выполняет две команды за такт. Менее мощные модели PowerPC могут за такт исполнять три команды, тогда как старшие модели s четыре и более. Этот дополнительный параллелизм дает PowerPC выигрыш в производительности, хотя и за счет увеличения сложности, что может снизить тактовую частоту.

Спор о том, какая из этих двух точек зрения лучше, продолжается. Противоборствующие лагеря условно можно назвать «Speed Daemons» (высокая тактовая частота) и «Brainiacs» (сложность). Суть вопроса в том, что тактовая частота, измеряемая мегагерцами, не всегда адекватно отражает общую производительность процессора. 150 МГц Brainiac может легко превзойти по производительности 300 МГц Speed Daemon. Все зависит от выполняемой программы и степени параллелизма команд, которой может достичь компилятор.

Некоторые новости указывают на то, что чаша весов склоняется на сторону архитектур Brainiac, таких как PowerPC. Судя по описанию, новая архитектура HP, получившая название PA-RISC 2.0, выглядит так, словно ее создатели поддались зову сирены сложности. Так как архитектура PA-RISC 2.0 остается процессор- ориентированной, то как объявлено HP, 64-разрядные приложения для новой аппаратуры появятся примерно через 3-5 лет.